一、set_case_analysis

set_case_analysis对指定的ports/pins设置constant logic value或者transition type。



但是需要注意的是，设置0/1只能传递组合逻辑，默认无法传递时序逻辑，因为case_analysis_propagate_through_icg is false and case_analysis_sequential_propagation is never.

二、case_analysis_propagate_through_icg and case_analysis_sequential_propagation variables

因此，如果要让case value从某一个reg传递下去，推荐的做法是在reg/Q端再加一个set_case_analysis设置。